PATENT ABSTRACTS OF JAPAN

(11) Publication number:

05-114652

(43)Date of publication of application: 07.05.1993

(51)Int.CI.

H01L 21/82 H01L 21/3205 H01L 21/90

(21)Application number: 03-275815

(71)Applicant: FUJITSU LTD

(22)Date of filing:

23.10.1991


(72)Inventor: KURITA KAZUYUKI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent a step coverage from deterioration and produce a higher density by allowing a second opening section to exist on the upper side of a first opening section, burying a buried conductor on the first opening section and connecting a first conductor layer to a second conductor layer.

CONSTITUTION: A second via hole 28 is located on an upper side of a first via hole 21 formation area where an embedded conductor 22 is buried in the first via hole 21. A first wiring layer 16 is connected to a second wiring layer 26 by way of the conductor. Even when the second via hole is located on the upper side of the formation area of the first via hole 21, a dented portion of the first via hole is not communicated to the via hole 28, which prevents the deterioration of a step coverage of a third wiring layer 29 (first conductor layer) formed by coating the second via hole 28. It is, therefore, possible to protect the step coverage from further deterioration and produce a higher density.



LEGAL STATUS

[Date of request for examination]

05.09.1997

Date of sending the examiner's decision of

14.11.2000

rejection

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3318933

[Date of registration]

21.06.2002

[Number of appeal against examiner's decision

2000-19830

of rejection

14.12.2000 Date of requesting appeal against examiner's

decision of rejection]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-114652

(43)公開日 平成5年(1993)5月7日

(51)Int.Cl. ⁵ H 0 1 L	21/82 21/3205	識別記号 B	庁内整理番号 7353-4M 9169-4M 7353-4M	FΙ			技術表示箇所	
	21/90			H01L	21/ 82 21/ 88 審査請求	F M 未請求 請求項の数4(全 6 頁)		
(21)出顧番号		特願平3-275815	順平3-275815		000005223 富士通株式会社			
(22)出顧日		平成3年(1991)10月23日		(72)発明者	神奈川県川崎市中原区上小田中1015番地			
				(74)代理人		岡本 臣		


(54) 【発明の名称 】 半導体装置

(57)【 要約】

【目的】本発明は、配線接続部にアンチヒューズを有するFPGAなどの半導体装置に関し、配線層が多層化された場合でも、ステップカバレージの悪化を防止しつつ、高密度化が可能なFPGA等の半導体装置を提供することを目的とする。

【構成】少なくとも第1,第2及び第3の導電体層16,26,29 が各導電体層16,26,29 間にそれぞれ第1及び第2の層間絶縁膜20,27を介在させて基板15上に積層され、第1の層間絶縁膜20の第1の開口部21を介して第1及び第2の導電体層16,26が接続され、かつ第2の層間絶縁膜27の第2の開口部28を介して第2及び第3の導電体層26,29が接続されている半導体装置において、第2の開口部28は第1の開口部21の形成領域の上側にあり、かつ少なくとも第1の開口部21には埋込み導電体22が埋め込まれ、埋込み導電体22を介して第1及び第2の導電体層16,26が接続されていることを含み構成する。

本発明の第1の実施例について説明する断面図(その3)



【特許請求の範囲】

【請求項1】 少なくとも第1, 第2及び第3の導電体 層が各導電体層間にそれぞれ第1 及び第2 の層間絶縁膜 を介在させて基板上に積層され、前記第1の層間絶縁膜 の第1の開口部を介して第1及び第2の導電体層が接続 され、かつ前記第2の層間絶縁膜の第2の開口部を介し て第2 及び第3 の導電体層が接続されている 半導体装置 であって、

前記第2 の開口部は前記第1 の開口部の形成領域の上側 にあり、かつ少なくとも第1の開口部には埋込み導電体 10 が埋め込まれ、該埋込み導電体を介して第1及び第2の 導電体層が接続されていることを特徴とする半導体装

【請求項2】 前記第1 又は第2 の開口部においてそれ ぞれ接続されている前記第1及び第2の導電体層間或い は前記第2及び第3の導電体層間のうち少なくともいず れか一方の導電体層間に非晶質半導体層が介在し、かつ 該非晶質半導体層と接する、前記第1の導電体層の最上 層或いは前記第2の導電体の最下層のうち少なくともい ずれか一方、又は、前記第2の導電体層の最上層或いは 20 前記第3の導電体の最下層のうち少なくともいずれか一 方の層は高融点金属を含む導電体層であり、前記埋込み 導電体は高融点金属を含む導電体であることを特徴とす る請求項1 記載の半導体装置。

【請求項3】 前記第1, 第2及び第3の導電体層は配 線層であることを特徴とする請求項1 又は請求項2 記載 の半導体装置。

【請求項4】 前記第1の導電体層は半導体基板であ り、第2及び第3の導電体層は配線層であることを特徴 とする請求項1又は請求項2記載の半導体装置。

【発明の詳細な説明】

[0001]

(目次)

- ・産業上の利用分野
- ・ 従来の技術(図5)
- 発明が解決しようとする課題
- ・課題を解決するための手段
- ・作用
- ・実施例
- (1)第1の実施例(図1〜図3)
- (2) 第2の実施例(図4)
- ・発明の効果

[0002]

【 産業上の利用分野】本発明は、半導体装置に関し、更 に詳しく言えば、配線接続部にアンチヒューズを有する フィールドプログラマブルゲートアレイ(FPGA)な どの半導体装置に関する。

【0003】近年、半導体装置の多様な応用と顧客の多 様なニーズに応えるため、ゲートアレイとスタンダード セルの中間的な位置づけとしてフィールドプログラマブ 50 PGA等の半導体装置を提供することを目的とするもの

ルゲートアレイ(FPGA)と呼ばれるデバイスが脚光 を浴びている。これは、顧客自身が任意の回路構成を行 うことを可能とするもので、原理は、アンチヒューズ等 を配線接続部に介在させ、顧客自身が電気的に配線間を 接続等できるようにしたものである。

[0004]

【 従来の技術】図5(a) 従来例の配線接続部にアンチ ヒューズを有するFPGAについて説明する断面図であ る。

【 0005 】 図5(a) において、1 は半導体基板及び 半導体基板上の下地絶縁膜からなる基板、2 は基板1 上 の第1 の配線層で、Al 合金層4 が高融点金属を含むバ リア導電体層3,5により挟まれた構造となっている。 6 は第1 の配線層2 を被覆する第1 の層間絶縁膜、7 は 第1 の配線層2 上の第1 の層間絶縁膜6 に形成されたビ アホール、8 はビアホール7 の底部のバリア導電体層5 に接し、かつバリア導電体層5を被覆するように選択的 に形成されている非晶質シリコン層、9 は非晶質シリコ ン層8と接し、かつ非晶質シリコン層8を被覆する第2 の配線層で、下層から順にバリア導電体層10/A1合 金層1 1 の構成となっている。1 2 は第2 の配線層9 を 被覆する第2の層間絶縁膜、13は第2の層間絶縁膜1 2 に形成された第2 のビアホール1 4 を介して第2 の配 線層9と接続された第3の配線層である。なお、バリア 導電体層5,10はそれぞれAl 合金層4,11と非晶 質シリコン層8との反応を防止するために介在してい る。

【0006】このようなFPGAにおいては、顧客が、 所定の配線接続に基づいて、第1の配線層2と第2の配 線層9との間に電圧を印加することにより、非晶質シリ コン層8を多結晶化して、高抵抗状態から低抵抗状態へ と変化させる。その結果、第1の配線層2と第2の配線 層9とが電気的に導通し、FPGAは所望の機能を有す るよう になる。

[0007]

【 発明が解決しようとする課題】ところで、近年の高密 度化の要請により、図5(b)に示すような配線接続方 法が採られるようになっている。即ち、第3の配線層13 a を第1 の配線層2 と第2 の配線層9 とを接続するビア 40 ホール7 の上側に配置するようになっている。

【 0008】しかし、この場合、上側のビアホール 14a には下側のビアホール7の凹みがそのまま引き継がれる ため、ビアホール14a を被覆して形成される第3 の配線 層13a のステップカバレージが悪化するという問題があ る。この問題は、更に多くの多層配線が積層される場合 には、半導体装置の高密度化の妨げになる。

【0009】本発明は、かかる従来の問題点に鑑みてな されたもので、配線層が多層化された場合でも、ステッ プカバレージの悪化を防止しつつ、高密度化が可能なF

10

30

である。

[0010]

【課題を解決するための手段】上記課題は、第1に、少 なくとも第1, 第2及び第3の導電体層が各導電体層間 にそれぞれ第1 及び第2 の層間絶縁膜を介在させて基板 上に積層され、前記第1の層間絶縁膜の第1の開口部を 介して第1及び第2の導電体層が接続され、かつ前記第 2 の層間絶縁膜の第2 の開口部を介して第2 及び第3 の 導電体層が接続されている半導体装置であって、前記第 2の開口部は前記第1の開口部の形成領域の上側にあ り、かつ少なくとも第1の開口部には埋込み導電体が埋 め込まれ、該埋込み導電体を介して第1及び第2の導電 体層が接続されていることを特徴とする半導体装置によ って達成され、第2に、前記第1又は第2の開口部にお いてそれぞれ接続されている前記第1及び第2の導電体 層間或いは前記第2及び第3の導電体層間のうち少なく ともいずれか一方の導電体層間に非晶質半導体層が介在 し、かつ該非晶質半導体層と接する、前記第1の導電体 層の最上層或いは前記第2 の導電体の最下層のう ち少な くともいずれか一方、又は、前記第2の導電体層の最上 20 層或いは前記第3の導電体の最下層のうち少なくともい ずれか一方の層は高融点金属を含む導電体層であり、前 記埋込み導電体は髙融点金属を含む導電体であることを 特徴とする第1の発明に記載の半導体装置によって達成 され、第3に、前記第1,第2及び第3の導電体層は配 線層であることを特徴とする第1又は第2の発明に記載 の半導体装置によって達成され、第4に、前記第1の導 電体層は半導体基板であり、第2及び第3の導電体層は 配線層であることを特徴とする第1又は第2の発明に記 載の半導体装置によって達成される。

[0011]

【作用】本発明の半導体装置においては、第2の開口部 は第1の開口部の形成領域の上側にあり、かつ少なくと も第1の開口部には埋込み導電体が埋め込まれ、埋込み 導電体を介して第1及び第2の導電体層が接続されてい る。

【0012】従って、第2の開口部が第1の開口部の形 成領域の上側にあっても、第1の開口部の凹みは第2の 開口部に引き継がれることはないので、第2の開口部を 被覆して形成される第3の導電体層のステップカバレー 40 ジの悪化を防止することができる。これにより、ステッ プカバレージの悪化を防止しつつ、高密度化を図ること ができる。

【0013】また、上記の構成で、第1及び第2の導電 体層間或いは第2及び第3の導電体層間のうち少なくと もいずれか一方の導電体層間に非晶質半導体層を介在さ せることにより、アンチヒューズを有するFPGA等に 適用することができる。

【0014】しかも、非晶質半導体層と接する、第1, 第2 或いは第3 の導電体層の一部の層が高融点金属を含 50

む導電体層であり、かつ埋込み導電体も高融点金属を含 む導電体であるので、これらの導電体層或いは導電体を バリア導電体層として用いることにより、第1,第2或 いは第3の導電体層と非晶質半導体層との反応を防止す ることができ、製造工程上安定性のあるアンチヒューズ を提供することができる。

[0015]

【 実施例】(1)第1の実施例

図1 (a)~(c), 図2 (d)~(f), 図3 (g) は、本発明の第1の実施例のアンチヒューズを有するF PGAの作成方法について説明する断面図である。

【 0016 】図1(a)は、配線層上の層間絶縁膜にビ アホールが形成された後の状態を示す断面図で、図中符 号15は半導体基板及び半導体基板上の下地絶縁膜から なる基板15、16は基板15上に形成された第1の配 線層(第1の導電体層)で、下層から順次膜厚約1000Å のTi N膜からなるバリア導電体層17/膜厚約5000Å のAl 合金膜からなる主配線層18/膜厚約1000ÅのT i N膜からなるバリア導電体層19となるように、スパ ッタリングにより 形成されている。20 は膜厚約1 μm のPSG膜からなる第1の層間絶縁膜、21は第1の配 線層16上の第1の層間絶縁膜20に形成された第1の ビアホール(第1の開口部)である。

【 0017】このような状態で、まず、図1(b)に示 すように、CVD法によりビアホール21 底部のバリア 導電体層19上にタングステン(W)膜を選択的に形成 する。これにより、ビアホール2 1 内にはW膜からなる 埋込み導電体22が埋め込まれ、平坦化される。

【0018】次いで、図1(c)に示すように、CVD 法により、埋込み導電体2 2 を被覆して膜厚約 1000 Åの 非晶質シリコン層(非晶質半導体層)23を形成する。 次に、図2(d)に示すように、埋込み導電体22を被 覆するように非晶質シリコン層23をパターニングして アンチヒューズ23a を形成する。

【0019】次いで、図2(e)に示すように、膜厚約 1000ÅのTi N膜/膜厚約5000ÅのAl 合金膜をスパッ タリングにより順次形成した後、アンチヒューズ 23a を 被覆するようにパターニングしてTi N膜のバリア導電 体層24/A1 合金膜の主配線層25の2層の導電体層 からなる第2の配線層(第2の導電体層)26を形成す る。

【 0020 】次に、CVD法により 膜厚約1 μmのPS G膜からなる第2の層間絶縁膜27を形成した後、パタ ーニングして第1のビアホール21の形成領域の上側の 第2 の層間絶縁膜2 7 に第2 のビアホール(第2 の開口 部) 28を形成する。このとき、第2のビアホール28 の下側の第1のビアホール21には埋込み導電体22が 埋め込まれて平坦化されているので、第2のビアホール 28 には従来のように下側の第1 のビアホール21 の凹 みが引き継がれず、ほぼ第2のビアホール28の膜厚程 10

度の凹みが生じているに過ぎない(図2(f))。

【 0021 】 次いで、図3(g) に示すように、膜厚約 1 μ m の A l 合金膜をスパッタリングにより 形成した 後、第2のビアホール28を被覆するようにパターニン グレて第3の配線層29を形成する。このとき、以上の ように、本発明の第1の実施例のFPGAにおいては、 第2 のビアホール2 8 は第1 のビアホール2 1 の形成領 域の上側にあり、かつ第1のビアホール21には埋込み 導電体22が埋め込まれ、埋込み導電体22を介して第 1 及び第2 の配線層16,26 が接続されている。

【 0 0 2 2 】従って、第2 のビアホール2 8 が第1 のビ アホール21の形成領域の上側にあっても、第1のビア ホール21の凹みは第2のビアホール28に引き継がれ ることはないので、第2のビアホール28を被覆して形 成される第3の配線層29のステップカバレージの悪化 を防止することができる。これにより、ステップカバレ ージの悪化を防止しつつ、高密度化を図ることができ

【0023】また、非晶質シリコン層23と接する、第 1 の配線層1 6 の上層及び第2 の配線層2 6 の下層がT 20 i N膜からなる高融点金属膜であり、かつ埋込み導電体 22もW膜からなる高融点金属体であるので、これらの 導電体層19,24或いは埋込み導電体22は非晶質シ リコン層23とA1 合金膜からなる主配線層18,25 との間の相互拡散のバリアとなるので、第1及び第2の 配線層16,26と非晶質シリコン層23との反応を防 止することができ、製造工程上安定性のあるアンチヒュ ーズ23a を提供することができる。

【0024】なお、実施例では、第1の配線層16の下 層及び上層にバリア導電体層17,19を形成している 30 が、埋込み導電体2 2 がW膜からなる高融点金属体であ るので、埋込み導電体22がAl 合金膜18に対してバ リア層になる。従って、バリア導電体層17,19をと もに形成せずにAl 合金膜18のみで第1の配線層を構 成してもよい。

【0025】また、バリア導電体層17,19,24と してTi N膜を用いているが、Ti W膜等バリア性を有 する他の高融点金属を含む導電体層を用いてもよいし、 或いはMo 膜、W膜、Ti 膜等バリア性を有する高融点 金属膜のみを用いてもよい。

【 0026 】更に、第1の導電体層を第1の配線層16 としているが、ドレイン領域層等の形成された半導体基 板としてもよい。また、非晶質半導体層として非晶質シ リコン層23を用いているが、他の非晶質半導体層を用 いることもできる。

【0027】更に、3層の配線層16,26,29の場 合に適用しているが、4層以上の配線層にも適用可能で ある。また、第2のビアホール28内には埋込み導電体 が埋め込まれていないが、第2のビアホール28内に埋 め込んでもよい。これにより、第3の配線層のステップ 50 2及び第3の導電体層間のうち少なくともいずれか一方

カバレージを向上させることができる。

【 0028 】 更に、第1 の配線層16 に接して埋込み導 電体22を形成した後、この埋込み導電体22を被覆し て非晶質シリコン層23が形成されているが、第1の配 線層に接して非晶質シリコン層を選択的に形成した後、 非晶質シリコン層を被覆して埋込み導電体を形成するこ とも可能である。

【0029】また、第1及び第2の配線層16,26間 にアンチヒューズ 23a としての非晶質シリコン層を介在 させているが、非晶質シリコン層を介在させない通常の 配線層間等の接続にも適用することができる。

【0030】更に、埋込み導電体22をCVD法による 選択成長により形成しているが、CVD法によるブラン ケット 成長により 全面に導電体を形成し、その後エッチ バックして形成することもできる。

【 0031】(2) 第2の実施例

次に、第2の実施例について図4を参照しながら説明す る。図4 において、図3(g)と異なるところは、第1 の配線層16と第2の配線層30との間にアンチヒュー ズ23a が設けられているほかに、第2 の配線層3 0 と第 3 の配線層3 6 との間にもアンチヒューズ3 5 が設けら れていることである。これにより、更に複雑な論理構成 に対応することが可能である。また、これに伴い第2の 配線層30の上層、及び第3の配線層36の下層にバリ ア導電体層31,37が形成されていることである。更 に、第2 のビアホール(第2 の開口部) 33 内にも埋込 み導電体34が埋め込まれていることである。

【 0032】このような本発明の第2の実施例のFPG Aによれば、第2のビアホール33が第1のビアホール 21の形成領域の上側にあっても、第1のビアホール2 1 の凹みは第2 のビアホール33 に引き継がれることは なく、また、第2のビアホール33にも埋込み導電体3 4 が埋め込まれているので、第2 のビアホール33を被 覆して形成される第3の配線層36のステップカバレー ジの悪化を防止することができる。

【0033】これにより、ステップカバレージの悪化を 防止しつつ、高密度化を図ることができる。

[0034]

【 発明の効果】以上のように、本発明の半導体装置にお いては、第2の開口部は第1の開口部の形成領域の上側 にあり、かつ少なくとも第1の開口部には埋込み導電体 が埋め込まれ、埋込み導電体を介して第1及び第2の導 電体層が接続されている。

【0035】従って、第2の開口部が第1の開口部の形 成領域の上側にあっても、第1の開口部の凹みは第2の 開口部に引き継がれることはないので、ステップカバレ ージの悪化を防止しつつ、高密度化を図ることができ

【0036】また、第1及び第2の導電体層間或いは第

7

の導電体層間に非晶質半導体層を介在させることにより、アンチヒューズを有するFPGA等に適用することができる。しかも、非晶質半導体層と接する層や埋込み導電体が高融点金属を含む層であるので、これらの層は第1,第2或いは第3の導電体層と非晶質半導体層との間のバリアとして作用する。従って、第1,第2或いは第3の導電体層と非晶質半導体層との反応を防止することができ、製造工程上安定性のあるアンチヒューズを提供することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例について説明する断面図(その1)である。


【 図2 】本発明の第1 の実施例について説明する断面図 (その2) である。

【 図3 】本発明の第1 の実施例について説明する断面図 (その3) である。

【 図4 】 本発明の第2 の実施例について説明する断面図

【図1】

本発明の第1の実施例について説明する断面図(その1)



である。


【 図5 】従来例について説明する断面図である。

【符号の説明】

- 15 基板、
- 16 第1の配線層(第1の導電体層)、
- 17,19,24,31,37 バリア導電体層、
- 18,25,38 主配線層、
- 20 第1の層間絶縁膜、
- 21 第1のビアホール(第1の開口部)、
- 10 22,34 埋込み導電体、
 - 23 非晶質シリコン層(非晶質半導体層)、
 - 23a , 35 アンチヒューズ、
 - 25,30 第2の配線層(第2の導電体層)、
 - 27,32 第2の層間絶縁膜、
 - 28,33 第2のビアホール(第2の開口部)、
 - 29,36 第3の配線層(第3の導電体層)。

【 図2 】

本発明の第1の実施例について説明する断面図(その2)





【 図3】

【 図4 】

本発明の第1の実施例について説明する断面図(その3)

本発明の第2の実施例について説明する断面図





【 図5 】

従来例について説明する断面図

